一、个人简介

    男，汉族，1981年生，河南南阳人。IEEE和IEICE会员。现为8188cc威尼斯副教授，硕士生导师，中国电子科技集团高级工程师。2010年毕业于东南大学信息科学与工程学院射频与光电研究所，获电路与系统专业工学博士学位；同年，于韩国Ewha Woman’s University 从事博士后研究。2010年12月入职8188cc威尼斯电子科学与工程学院微电子系，从事集成电路设计相关的研究及教学工作。其间，有两年大型研究所及集成电路设计公司研究及工作经历。

二、研究方向及主要成果

    主要研究方向：
    无线和高速有线收发器相关的模/数混合集成电路设计、射频/微波集成电路设计及其它专用集成电路相关的设计。
    主要研究成果
    近些年主持或参与了包括国家863项目、国家自然科学基金、教育部高等学校博士学科点专项科研基金、江苏省科技厅自然基金、江苏省教育厅基金、中国博士后基金等项目十余项。申请国家发明专利20余项，其中第一发明人17项。发表核心以上（包括已录用）期刊论文共计40余篇，其中第一作者或通信作者32篇，SCI索引12篇，EI索引6篇；发表EI索引国际会议论文6篇。培养硕士研究生20余名。

三、代表性著作

    [1]Zhang Changchun, Wang Zhigong*, Shi Si, and Li We. A 20-Gb/s 1:2 Demultiplexer in 0.18-mm CMOS. Journal of Semiconductor,30(5): 055007-1-5,2009

    [2]Zhang Changchun, Wang Zhigong*, Shi Si, Miao Peng, and Tian Ling. 5-Gb/s 0.18-mm CMOS 2:1 Multiplexer with Integrated Clock Extraction. Journal of Semiconductor, 30(9): 095009-1-6，2009

    [3] Zhang Changchun, Wang Zhigong*, Shi Si, and Guo Yufeng. A 2.5-Gb/s Fully- integrated, Low-power Clock and Data Recovery Circuit in 0.18-μm CMOS. Journal of Semiconductor，31(3): 035007-1-6，2010

    [4] Changchun Zhang*, Zhigong Wang, Jungwon Han, Yan Zha, and Sung Min Park. A 15-GHz, -182 dBc/Hz/mW FOM, Rotary Traveling Wave VCO in 90-nm CMOS. IEEE Microwave and Wireless Components Letters，22(4): 206-208，2012

    [5] Changchun Zhang*, Ming Li, Zhigong Wang, Kuiying Yin, Qing Deng, Yufeng Guo, Zhengjun Cao, and Leilei Liu. Multi-channel 5Gb/s/ch SERDES with Emphasis on Integrated Novel Clocking Strategies. Journal of Semiconductor Technology and Science，13(4): 303-317，2013

    [6] Chang-chun Zhang, Long Miao, Kui-ying Yin, Yu-feng Guo, Lei-lei Liu. Design of a compact double-channel 5-Gb/s/ch Serializer Array for High-speed Parallel Links. IEICE Transactions on Electronics, E97-C(11)： 1104-1111, 2014

四、联系方式

    办公地点：8188cc威尼斯仙林校区教3-500（10）

    单位电话：02585866131

    Email：zhangcc@njupt.edu.cn